数字电路基础第四课：组合逻辑电路

本文目录
§3.1  概述 
§3.2  组合逻辑电路分析举例 
§3.3  组合逻辑电路设计举例 
§3.4  几种常用的中规模组件 
§3.5  利用中规模组件设计组合电路

以下内容正文

§3.1   概述

研究组合电路无非是两方面的问题:
1.已知电路图,要求分析清楚它的逻辑功能
2. 已知对逻辑功能的要求,要求设计一个电路 来实现它。

 分析步骤大致如下：

设计步骤大致如下：

§3.2  组合逻辑电路分析举例 
例1：半加、全加器

半加器:
只考虑了本位的两个数二进制数相加,
而没有考虑低位的进位。例：74LS586
全加器:
不只是本位的两个数二进制数相加,
来自低位的进位也一起相加。

一位二进制全加器

三位二进制全加器

 全加器SN74LS183的管脚图

例2：选通电路。 

例3：编码器 
二进制编码器的作用：将一系列信号状态编制成二进制代码。
n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。
例3－1:  BCD（8421〕编码器

8421编码器真值表

8421编码器电路

例4：与非门组成三位二进制编码器
---八线-三线编码器电路图如下

分析 1.写出逻辑函数表达式

例3：译码器 
译码是编码的逆过程。
这种电路将某一代码转换成某种控制信号，
或去控制执行元件完成某个动作；或者去控制
显示器将其含意直接显示给人们。

二进制译码器
译码器的输入——一组二进制代码
译码器的输出——一组高低电平信号

2-4译码器74LS139的内部线路

74LS139的功能表

74LS139管脚图

应用：利用线译码器分时将采样数据送入计算机。

§3.2  组合逻辑电路设计举例 
例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。
1.首先指明逻辑符号取“0”、“1”的含义。
三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。
2.根据题意列出逻辑状态表。

3.  画出卡诺图，并用卡诺图化简：

4.  根据逻辑表达式画出逻辑图。
(1) 若用与或门实现

(2) 若用与非门实现

例2：七段显示译码器
在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。

七段显示器件的工作原理：

化简逻辑函数

显示译码器：(集成电路)
74LS49的管脚图

74LS49的功能表（简表）

74LS49与七段显示器件的连接：

例3：数字比较器
比较器的分类：
（1）仅比较两个数是否相等。
（2）除比较两个数是否相等外，还要比较两个数的大小。
第一类的逻辑功能较简单，下面重点介绍第二类比较器。

一、一位数值比较器

二、多位数值比较器
比较原则：
1. 先从高位比起,高位大的数值一定大。
2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。
请根据这个原则设计一下：每位的比较应包括几个输入、输出？

A、B两个多位数的比较：

每个比较环节的功能表

四位集成电路比较器74LS85

例：七位二进制数比较器。（采用两片85）

例：设计三个四位数的比较器，可以对A、B、C进行比较，能判断：
        (1)  三个数是否相等。
        (2)  若不相等，A数是最大还是最小。
比较原则：
先将A与B比较，然后A与C比较，若A=B   A=C，则A=B=C；若A>B  A>C，则A最大；若A<B  A<C，则A最小。
可以用两片74LS85实现。

§3.4  几种常用的中规模组件
   1. 数据选择器
从一组数据中选择一路信号进行传输的电路，称为数据选择器。

数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。

一位数据选择器：从n个数据中选择一路传输。
m位数据选择器：从m组数据中各选择一路传输。

四选一集成数据选择器74LS153

八选一集成数据选择器74LS151

例：用两片74LS151构成十六选一数据选择器

§3.5  利用中规模组件设计组合电路
中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。
用中规模组件设计逻辑电路，可以减少连线、提高可靠性。
下面介绍用选择器和译码器设计组合逻辑电路的方法。

一、用数据选择器设计逻辑电路

例：利用四选一选择器实现如下逻辑函数。

接线图

例2：用2-4线译码器产生一组多输出函数。

2－4译码器

接线图